บน 28/08/2025 1,400

ภาพรวม LFEC3E-3Q208C FPGA: คุณสมบัติแอปพลิเคชันการเขียนโปรแกรมและข้อมูลจำเพาะ

ในบทความนี้คุณจะได้เรียนรู้เกี่ยวกับ LFEC3E-3Q208C ซึ่งเป็น FPGA จาก Subonductor Latticeคุณจะเห็นว่ามันคืออะไรคุณสมบัติหลักที่มีให้และทำไมจึงมีประโยชน์สำหรับการออกแบบระดับกลางมากมายเนื้อหายังนำคุณผ่านข้อกำหนดแอปพลิเคชันและกระบวนการเขียนโปรแกรมทีละขั้นตอนพร้อมกับข้อดีข้อเสียและรายละเอียดของผู้ผลิต

แคตตาล็อก

LFEC3E-3Q208C คืออะไร?

ที่ LFEC3E-3Q208C เป็นอาร์เรย์เกตที่ตั้งโปรแกรมได้อย่างประหยัดต้นทุน (FPGA) จากสารกึ่งตัวนำขัดแตะซึ่งได้รับการออกแบบให้เป็นส่วนหนึ่งของตระกูล Latticeec (Economy)ครอบครัวนี้ได้รับการพัฒนาเพื่อส่งมอบโซลูชั่นตรรกะที่ตั้งโปรแกรมได้ซึ่งสมดุลความสามารถในการจ่ายได้ด้วยประสิทธิภาพที่เชื่อถือได้สำหรับการออกแบบกระแสหลักภายในลำดับชั้นของ Latticeec ตั้งอยู่ในช่วงกลางซึ่งมีองค์ประกอบตรรกะประมาณ 3,000 รายการและการใช้พลังงานที่มีประสิทธิภาพลดช่องว่างระหว่างอุปกรณ์เข้าขนาดเล็กและรุ่นที่มีขนาดใหญ่กว่าและใช้ทรัพยากรมากขึ้นLatticeECP/EC Series ที่กว้างขึ้นเน้นความสามารถในการเขียนโปรแกรมราคาถูกความสามารถในการปรับขนาดและความยืดหยุ่นในหลาย ๆ ขนาดอุปกรณ์โดยตัวแปร EC มุ่งเน้นไปที่ประสิทธิภาพที่ขับเคลื่อนด้วยเศรษฐกิจ

กำลังมองหา LFEC3E-3Q208C หรือไม่?ติดต่อเราเพื่อตรวจสอบหุ้นปัจจุบันเวลารอคอยและราคา

คุณสมบัติ LFEC3E-3Q208C

- ทรัพยากรตรรกะ

อุปกรณ์รวมองค์ประกอบตรรกะประมาณ 3,100 รายการที่จัดอยู่ใน 384 บล็อกทำให้มีความจุเพียงพอสำหรับการออกแบบระดับกลางความสมดุลของทรัพยากรนี้ทำให้เหมาะสำหรับตรรกะการควบคุมการประมวลผลสัญญาณและแอปพลิเคชันที่ฝังตัวโดยไม่มีค่าใช้จ่ายมากเกินไป

- I/O ที่ตั้งโปรแกรมได้

ด้วยหมุดอินพุต/เอาต์พุตที่ตั้งโปรแกรมได้สูงสุด 145 ตัวรองรับตัวเลือกการเชื่อมต่อที่หลากหลายI/OS เหล่านี้เข้ากันได้กับหลายมาตรฐานเช่น LVCMOS, LVTTL, LVDS, PCI และ SSTL ทำให้การรวมระบบที่ยืดหยุ่น

- หน่วยความจำฝัง

FPGA รวมถึง BLOCK RAM (EBR) และทรัพยากร RAM แบบกระจายโดยเฉพาะซึ่งให้การจัดเก็บบนชิปที่มีประสิทธิภาพสิ่งนี้ช่วยให้สามารถใช้การบัฟเฟอร์ข้อมูลตารางการค้นหาหรือความทรงจำฝังตัวเล็ก ๆ ภายในอุปกรณ์โดยตรง

- การจัดการนาฬิกา

มันมี PLL แบบรวมถึงสี่ตัวเสนอการคูณความถี่การหารและการเปลี่ยนเฟสสิ่งนี้ช่วยให้การควบคุมเวลาที่แม่นยำและการซิงโครไนซ์สำหรับการออกแบบความเร็วสูง

- รองรับหน่วยความจำ DDR

อุปกรณ์นี้มีการรองรับฮาร์ดแวร์สำหรับอินเทอร์เฟซ DDR ที่สามารถเรียกใช้ DDR400 (200 MHz)สิ่งนี้ทำให้มันใช้งานได้จริงสำหรับการออกแบบที่ต้องใช้การเข้าถึงหน่วยความจำความเร็วสูงภายนอก

- ประสิทธิภาพพลังงาน

การดำเนินงานด้วยแหล่งจ่ายหลัก 1.2 V FPGA ช่วยลดการใช้พลังงานโดยรวมของระบบการออกแบบพลังงานต่ำเหมาะสำหรับการใช้งานแบบพกพาหรือไวต่อพลังงาน

- คุณสมบัติระดับระบบ

ฟังก์ชั่นในตัวเช่น IEEE 1149.1 การสแกนขอบเขตการวิเคราะห์ตรรกะบนชิป (isptracy) และอินเตอร์เฟส SPI boot flash ช่วยลดความซับซ้อนของการทดสอบและการดีบักคุณสมบัติเหล่านี้ช่วยลดเวลาในการพัฒนาและปรับปรุงความน่าเชื่อถือของการออกแบบ

- การสนับสนุนการพัฒนา

ได้รับการสนับสนุนโดยชุดออกแบบ Isplever อุปกรณ์ได้รับประโยชน์จากการสังเคราะห์อัตโนมัติสถานที่และเส้นทางและเครื่องมือตรวจสอบนอกจากนี้คุณยังสามารถใช้บล็อก IP ของ ISPleverCore เพื่อเร่งฟังก์ชั่นทั่วไปและลดเวลาในการตลาด

แผนภาพบล็อกครอบครัว Latticeecp/EC

บล็อกไดอะแกรมของตระกูล LatticeECP/EC (รวมถึง LFEC3E-3Q208C) แสดงให้เห็นว่า FPGA ถูกสร้างขึ้นอย่างไรและชิ้นส่วนทำงานร่วมกันอย่างไรเซลล์ I/O ที่ตั้งโปรแกรมได้ (PICS) วางอยู่รอบ ๆ ขอบเพื่อเชื่อมต่อชิปกับอุปกรณ์ภายนอกรองรับมาตรฐานสัญญาณจำนวนมากภายในหน่วยการทำงานที่ตั้งโปรแกรมได้ (PFUs) จัดการการดำเนินการลอจิกโดยบางคู่จับคู่กับ RAM บล็อกฝังตัว (EBR) สำหรับการจัดเก็บข้อมูลและคนอื่น ๆ ที่มุ่งเน้นเฉพาะตรรกะSysClock PLLS จัดการสัญญาณนาฬิกาเพื่อให้การออกแบบสามารถทำงานได้ด้วยความเร็วและเวลาที่เหมาะสมพอร์ต sysconfig และพอร์ต JTAG ช่วยให้คุณโปรแกรมทดสอบและดีบัก FPGA ได้อย่างง่ายดายเลย์เอาต์นี้ให้ความยืดหยุ่น LFEC3E-3Q208C, ประสิทธิภาพที่เชื่อถือได้และการรวมอย่างง่ายในการออกแบบที่ไวต่อต้นทุน

Latticeecp/EC Slice Diagram

ชิ้นในตระกูล LatticeECP/EC เช่นใน LFEC3E-3Q208C เป็นหน่วยตรรกะหลักที่รวม LUT4 & พกพาบล็อกสำหรับการดำเนินการตรรกะและการคำนวณทางคณิตศาสตร์แต่ละชิ้นยังรวมถึง flip-flops/latches เพื่อจัดเก็บข้อมูลและเปิดใช้งานตรรกะตามลำดับโดยมีมัลติเพล็กเซอร์ไปยังเส้นทางสัญญาณที่ยืดหยุ่นไม่ว่าจะผ่านการลงทะเบียนหรือโดยตรงโครงสร้างนี้มีความสำคัญเนื่องจากให้ความเร็ว FPGA ความยืดหยุ่นและประสิทธิภาพในการจัดการการออกแบบดิจิตอลที่เรียบง่ายและซับซ้อนตารางต่อไปนี้สรุปคำอธิบายสัญญาณชิ้นรวมถึงฟังก์ชั่นประเภทชื่อสัญญาณและวัตถุประสงค์

การทำงาน	พิมพ์	ชื่อสัญญาณ	คำอธิบาย
ป้อนข้อมูล	สัญญาณข้อมูล	A0, B0, C0, D0	อินพุตไปยัง LUT4
ป้อนข้อมูล	สัญญาณข้อมูล	A1, B1, C1, D1	อินพุตไปยัง LUT4
ป้อนข้อมูล	อเนกประสงค์	M0	อินพุตอเนกประสงค์
ป้อนข้อมูล	อเนกประสงค์	M1	อินพุตอเนกประสงค์
ป้อนข้อมูล	สัญญาณควบคุม	CE	เปิดใช้งานนาฬิกา
ป้อนข้อมูล	สัญญาณควบคุม	LSR	ชุด/รีเซ็ตท้องถิ่น
ป้อนข้อมูล	สัญญาณควบคุม	ลูกนก	นาฬิการะบบ
ป้อนข้อมูล	สัญญาณระหว่าง PFU	fcin	พกพาเร็วใน
เอาท์พุท	สัญญาณข้อมูล	F0, F1	สัญญาณบายพาสลงทะเบียน LUT4
เอาท์พุท	สัญญาณข้อมูล	Q0, Q1	ลงทะเบียนเอาต์พุต
เอาท์พุท	สัญญาณข้อมูล	OFX0	เอาต์พุตของ lut5 mux
เอาท์พุท	สัญญาณข้อมูล	OFX1	เอาต์พุตของ lut6, lut7, lut8 2 mux ขึ้นอยู่กับชิ้น
เอาท์พุท	สัญญาณระหว่าง PFU	FCO	สำหรับ PFU ที่ถูกต้องส่วนใหญ่เอาท์พุทโซ่พกพาอย่างรวดเร็ว

ข้อมูลจำเพาะ LFEC3E-3Q208C

พิมพ์	พารามิเตอร์
ผู้ผลิต	เซมิคอนดักเตอร์ขัดแตะ
แรงดันไฟฟ้า - อุปทาน	1.14V ~ 1.26V
บิตแรมทั้งหมด	56,320
แพ็คเกจอุปกรณ์ซัพพลายเออร์	208-PQFP (28x28)
ชุด	EC
แพ็คเกจ / เคส	208-BFQFP
บรรจุุภัณฑ์	ถาด
อุณหภูมิการทำงาน	0 ° C ~ 85 ° C (TJ)
จำนวนองค์ประกอบตรรกะ/เซลล์	3,100
จำนวน I/O	145
ประเภทการติดตั้ง	ติดตั้งพื้นผิว
หมายเลขผลิตภัณฑ์พื้นฐาน	LFEC3

แอปพลิเคชัน LFEC3E-3Q208C

1. ระบบควบคุมแบบฝังตัว

LFEC3E-3Q208C เหมาะอย่างยิ่งสำหรับตัวควบคุมแบบฝังตัวในอุปกรณ์ระบบอัตโนมัติอุตสาหกรรมและเกตเวย์ IoTความหนาแน่นของตรรกะปานกลางและการออกแบบต้นทุนต่ำช่วยให้สามารถแทนที่ตรรกะฟังก์ชันคงที่ด้วยความยืดหยุ่นที่ตั้งโปรแกรมได้สิ่งนี้ทำให้ง่ายต่อการอัพเกรดระบบหรือปรับให้เข้ากับมาตรฐานการพัฒนาโดยไม่ต้องออกแบบฮาร์ดแวร์ใหม่

2. การเชื่อมต่อหน่วยความจำ DDR

ด้วยการสนับสนุนในตัวสำหรับหน่วยความจำ DDR400 อุปกรณ์สามารถจัดการการบัฟเฟอร์ข้อมูลการบันทึกหรือการจัดเก็บชั่วคราวในแอปพลิเคชันคุณลักษณะนี้มีประโยชน์ในระบบที่ความเร็วหน่วยความจำภายนอกมีความสำคัญ แต่ไม่จำเป็นต้องมีประสิทธิภาพ FPGA ระดับสูงอย่างเต็มรูปแบบได้รับประโยชน์มากมายจากความสมดุลของความเร็วต้นทุนและประสิทธิภาพของหน่วยความจำ

3. การเชื่อมโยง I/O และการแปลงโปรโตคอล

ด้วยการสนับสนุนที่กว้างสำหรับมาตรฐาน I/O เช่น LVCMOS, LVTTL, LVDS, PCI และ SSTL ทำให้ FPGA มีประสิทธิภาพในการเชื่อมต่ออินเทอร์เฟซดิจิตอลที่แตกต่างกันสามารถกำหนดค่าให้แปลสัญญาณระหว่างระบบย่อยทำให้มีค่าในการออกแบบเทคโนโลยีผสมความยืดหยุ่นนี้ช่วยยืดอายุของฮาร์ดแวร์ที่มีอยู่โดยเปิดใช้งานความเข้ากันได้กับส่วนประกอบใหม่

4. การใช้งานด้านอุตสาหกรรมและโครงสร้างพื้นฐาน

อุปกรณ์ยังสามารถให้บริการในอุปกรณ์อุตสาหกรรมและโครงสร้างพื้นฐานที่มีความอ่อนไหวด้านต้นทุนซึ่งความน่าเชื่อถือและประสิทธิภาพในระดับปานกลางเพียงพอการสนับสนุนสำหรับการสแกนขอบเขตการดีบักบนชิปและการดำเนินการที่ใช้พลังงานต่ำทำให้เหมาะสำหรับระบบที่ต้องการประสิทธิภาพและการบำรุงรักษาที่ง่ายบทบาททั่วไป ได้แก่ หน่วยควบคุมโมดูลอินเตอร์เฟสและระบบการตรวจสอบ

LFEC3E-3Q208C ชิ้นส่วนที่คล้ายกัน

ข้อมูลจำเพาะ	LFEC3E-3Q208C	LFEC3E-3Q208I	LFEC3E-3QN208C	LFEC3E-4Q208C	LFEC1E-3Q208C	LFEC6E-3Q208C
องค์ประกอบลอจิก (LUTS)	~ 3.1k	~ 3.1k	~ 3.1k	~ 3.1k	~ 1.5k	~ 6.1k
บล็อกตรรกะ	384	384	384	384	192	768
RAM บล็อกฝังตัว (EBR)	~ 55 kb	~ 55 kb	~ 55 kb	~ 55 kb	~ 18 kb	~ 92 kb
ความถี่ในการใช้งานสูงสุด	~ 340 MHz	~ 340 MHz	~ 340 MHz	~ 340 MHz	~ 300 MHz	~ 340 MHz
I/O นับ	145	145	145	145	112	145
บรรจุุภัณฑ์	208-PQFP	208-PQFP	208-PQFP	208-PQFP	208-PQFP	208-PQFP
แรงดันหลัก	1.2 V	1.2 V	1.2 V	1.2 V	1.2 V	1.2 V
ช่วงอุณหภูมิ	0 ° C ถึง +70 ° C	–40 ° C ถึง +85 ° C	0 ° C ถึง +70 ° C	0 ° C ถึง +70 ° C	0 ° C ถึง +70 ° C	0 ° C ถึง +70 ° C
ประเภทการปฏิบัติตาม / แพคเกจ	มาตรฐาน	ทางอุตสาหกรรม	ตะกั่วฟรี (qn)	ตัวแปร (Q)	มาตรฐาน	มาตรฐาน
แอปพลิเคชัน	ความหนาแน่นกลางอเนกประสงค์	เช่นเดียวกับ LFEC3E แต่การใช้งานในอุตสาหกรรม	เหมือนกับ LFEC3E แต่เป็นไปตามแพ็คเกจ	ครอบครัวเดียวกันการย้ายถิ่นง่าย	ตัวเลือกต้นทุนความหนาแน่นต่ำ	การอัพเกรดความหนาแน่นสูงขึ้น

ขั้นตอนการเขียนโปรแกรม LFEC3E-3Q208C

ก่อนที่คุณจะเริ่มเขียนโปรแกรม LFEC3E-3Q208C เป็นสิ่งสำคัญในการเตรียมเครื่องมือที่เหมาะสมและเข้าใจการไหลของการออกแบบไปยังการกำหนดค่าอุปกรณ์แต่ละขั้นตอนจะสร้างขึ้นในขั้นตอนก่อนหน้าดังนั้นความสนใจอย่างระมัดระวังจะช่วยให้มั่นใจได้ว่ากระบวนการเขียนโปรแกรมที่ราบรื่น

1. เตรียมฮาร์ดแวร์และซอฟต์แวร์การเขียนโปรแกรม

คุณเริ่มต้นด้วยการติดตั้งโปรแกรมเมอร์ Diamond หรือระบบ ISPVM ของ Lattice ซึ่งเป็นเครื่องมืออย่างเป็นทางการสำหรับ FPGA นี้จากนั้นตั้งค่าสายการเขียนโปรแกรม JTAG เช่น HW-USBN-2B และตรวจสอบให้แน่ใจว่ามีการติดตั้งไดรเวอร์อย่างเหมาะสมขั้นตอนนี้ทำให้มั่นใจได้ว่าคอมพิวเตอร์ของคุณพร้อมที่จะสื่อสารกับอุปกรณ์เป้าหมายโดยไม่มีข้อผิดพลาดในการเชื่อมต่อ

2. ใช้ซอฟต์แวร์การออกแบบในการพัฒนาของคุณ

จากนั้นสร้างโครงการใหม่ใน Diamond Lattice และเลือก LFEC3E-3Q208C เป็นอุปกรณ์เป้าหมายของคุณจากนั้นคุณเพิ่มไฟล์ต้นฉบับ Verilog หรือ VHDL ใช้การกำหนด PIN และกำหนดข้อ จำกัด ด้านเวลาใด ๆเมื่อเสร็จสิ้นแล้วคุณจะสังเคราะห์การออกแบบแสดงสถานที่และเส้นทางและในที่สุดก็สร้างไฟล์ BitStream (.bit หรือ. jed) ที่จะใช้สำหรับการเขียนโปรแกรม

3. ตั้งค่าบอร์ดและการเชื่อมต่อ

ตอนนี้เชื่อมต่อสายเคเบิล JTAG เข้ากับบอร์ด FPGA ของคุณตรวจสอบให้แน่ใจว่าการเชื่อมต่อภาคพื้นดินปลอดภัยก่อนที่จะแนบสายสัญญาณยืนยันว่าตัวต้านทานแบบดึงขึ้นและแบบดึงลงนั้นถูกต้องโดยเฉพาะอย่างยิ่งในสาย TCK และสายเปิดหากบอร์ดของคุณมีหมุดควบคุมเพิ่มเติมเช่น Erase หรือ ISPEN คุณจะต้องกำหนดค่าอย่างเหมาะสมเพื่อป้องกันการรีเซ็ตโดยไม่ตั้งใจระหว่างการเขียนโปรแกรม

4. โปรแกรมอุปกรณ์

ด้วยฮาร์ดแวร์พร้อมให้เปิดเครื่องมือการเขียนโปรแกรมและเลือกสายเคเบิลที่เชื่อมต่อของคุณโหลดไฟล์ BitStream ที่สร้างขึ้นและเลือกโหมดที่เหมาะสมโดยปกติแล้ว JTAG ขึ้นอยู่กับการตั้งค่าของคุณเริ่มกระบวนการเขียนโปรแกรมและเครื่องมือจะกำหนดค่า FPGA ในขณะที่ตรวจสอบว่าข้อมูลได้ถูกเขียนอย่างถูกต้อง

5. ยืนยันและแก้ไขข้อบกพร่องการกำหนดค่า

หลังจากการเขียนโปรแกรมให้ตรวจสอบพินที่ทำหรือเริ่มต้นบนบอร์ดของคุณเพื่อยืนยัน FPGA ได้กำหนดค่าให้สำเร็จหากจำเป็นให้ใช้ตัววิเคราะห์ตรรกะ isptracy หรือคุณสมบัติการสแกนขอบเขตเพื่อทดสอบฟังก์ชั่นและตรวจสอบพฤติกรรมของสัญญาณคุณสามารถทำซ้ำการออกแบบและรอบการเขียนโปรแกรมเมื่อใดก็ตามที่จำเป็นต้องมีการเปลี่ยนแปลงเพื่อให้มั่นใจว่าโครงการของคุณได้รับการปรับปรุงทีละขั้นตอน

LFEC3E-3Q208C ข้อดีและข้อเสีย

ข้อดี

•การใช้พลังงานต่ำเหมาะสำหรับการออกแบบที่ไวต่อพลังงาน

•คุ้มค่าเมื่อเทียบกับ FPGAs ระดับสูง

•เชนเครื่องมือง่าย ๆ พร้อมเส้นโค้งการเรียนรู้ที่ง่ายขึ้น

•การกำหนดค่าใหม่ของฟิลด์สำหรับการอัปเดตหลังจากการปรับใช้

•แพ็คเกจขนาดกะทัดรัดพร้อมความสมดุลของทรัพยากร

ข้อเสีย

•ประสิทธิภาพที่ จำกัด เมื่อเทียบกับ FPGA ที่ใหญ่กว่า

•ตรรกะที่ต่ำกว่าและความจุหน่วยความจำมากกว่าอุปกรณ์ระดับสูง

•คอร์ IP ของบุคคลที่สามน้อยลงและการสนับสนุนระบบนิเวศ

• Toolchain ขาดคุณสมบัติขั้นสูงของผู้ขายรายใหญ่

•ไม่เหมาะสำหรับอินเทอร์เฟซความเร็วสูงพิเศษ

ขนาดบรรจุภัณฑ์ LFEC3E-3Q208C

พิมพ์	พารามิเตอร์
ประเภทแพ็คเกจ	208-PQFP (แพ็คเกจแบนสี่เหลี่ยมจัตุรัสพลาสติก)
ขนาดตัว	28 มม. × 28 มม.
ขว้าง	0.5 มม.
ความสูงของแพ็คเกจ (สูงสุด)	~ 3.4 มม.
จำนวนตะกั่ว	208 พิน
รูปแบบแพคเกจ	Gull-Wing Leads (Quad)
ประเภทการติดตั้ง	ติดตั้งพื้นผิว
รหัสกรณี	BFQFP-208
แพ็คเกจซัพพลายเออร์	ถาด

ผู้ผลิต LFEC3E-3Q208C

LFEC3E-3Q208C ผลิตโดย Lattice Semiconductor Corporation บริษัท ที่ตั้งอยู่ในสหรัฐอเมริกามีสำนักงานใหญ่ใน Hillsboro รัฐโอเรกอนLattice ก่อตั้งขึ้นในปี 1983 มีความเชี่ยวชาญในการพัฒนาอาร์เรย์ประตูที่มีประสิทธิภาพต่ำและประหยัดต้นทุน (FPGAs) และโซลูชั่นที่เกี่ยวข้องบริษัท มุ่งเน้นไปที่การเปิดใช้งานแอพพลิเคชั่นในการสื่อสารคอมพิวเตอร์อุปกรณ์อิเล็กทรอนิกส์ผู้บริโภคอุตสาหกรรมและตลาดยานยนต์Lattice เป็นที่รู้จักกันดีในเรื่องนวัตกรรมในอุปกรณ์ที่ใช้งานได้อย่างประหยัดพลังงาน Lattice ได้สร้างตัวเองให้เป็นผู้เล่นหลักในอุตสาหกรรม FPGA โดยเฉพาะอย่างยิ่งสำหรับการออกแบบที่ต้องการปัจจัยที่มีขนาดกะทัดรัดลดการใช้พลังงานและความน่าเชื่อถือสูง

บทสรุป

LFEC3E-3Q208C นำเสนอการผสมผสานที่ดีของต้นทุนต่ำการใช้พลังงานต่ำและตรรกะและหน่วยความจำที่เพียงพอสำหรับโครงการระดับกลางรองรับมาตรฐาน I/O จำนวนมากมี RAM และ PLL ในตัวและสามารถทำงานกับหน่วยความจำ DDR400 ทำให้เป็นประโยชน์สำหรับการควบคุมอินเทอร์เฟซและงานอุตสาหกรรมการเขียนโปรแกรมง่ายด้วยเครื่องมือขัดแตะและคุณสมบัติการดีบักพิเศษช่วยในการทดสอบแม้ว่าจะไม่สามารถจับคู่ความเร็วและความสามารถของ FPGA ที่ใหญ่กว่าได้ แต่เป็นตัวเลือกที่เชื่อถือได้สำหรับการออกแบบที่ต้องการความยืดหยุ่นประสิทธิภาพและประสิทธิภาพที่เหมาะสม

PDF แผ่นข้อมูล

แผ่นข้อมูล LFEC3E-3Q208C:

2.73khz.pdf