ที่ Ad9959 เสนอแกนสังเคราะห์ดิจิตอลโดยตรงสี่แกนช่วยให้คุณสามารถควบคุมความถี่เฟสและแอมพลิจูดได้อย่างอิสระสำหรับแต่ละช่องด้วยความสามารถในการจัดการการมอดูเลตสูงสุด 16 ระดับไม่ว่าจะเป็นความถี่เฟสหรือแอมพลิจูดมันจะนำความยืดหยุ่นมาสู่การออกแบบของคุณเนื่องจากช่องทั้งหมดแบ่งปันนาฬิการะบบเดียวกันพวกเขาจะยังคงซิงโครไนซ์เพื่อให้มั่นใจว่าการทำงานที่ราบรื่นในหลายช่องทางยิ่งกว่านั้นหากคุณทำงานกับ AD9959 มากกว่าหนึ่งตัวคุณสามารถซิงโครไนซ์อุปกรณ์หลายตัวได้อย่างง่ายดายทำให้เหมาะสำหรับการตั้งค่าที่ซับซ้อน
หมายเลขพิน | ของช่วยในการจำ | I/O | คำอธิบาย |
1 | sync_in | ฉัน | ใช้เพื่อซิงโครไนซ์อุปกรณ์ AD9959 หลายตัวเชื่อมต่อกับพิน sync_out ของอุปกรณ์หลัก AD9959 |
2 | sync_out | โอ | ใช้เพื่อซิงโครไนซ์อุปกรณ์ AD9959 หลายตัวเชื่อมต่อกับพิน sync_in ของอุปกรณ์ Slave AD9959 |
3 | master_reset | ฉัน | พินรีเซ็ตสูงที่ใช้งานอยู่การยืนยัน PIN master_reset บังคับให้ลงทะเบียนภายใน AD9959 ไปยังสถานะเริ่มต้นของพวกเขา |
4 | pwr_dwn_ctl | ฉัน | การควบคุมพลังงานภายนอก |
5, 7, 11, 15, 19, 21, 26, 31, 33, 37, 39 | AVDD | ฉัน | หมุดแหล่งจ่ายไฟแบบอะนาล็อก (1.8V) |
6, 10, 12, 16, 18, 20, 25, 28, 32, 34, 38 | agnd | ฉัน | หมุดกราวด์แบบอะนาล็อก |
44, 56 | ดีวีดี | ฉัน | หมุดแหล่งจ่ายไฟดิจิตอล (1.8V) |
45, 55 | dgnd | ฉัน | หมุดพื้นดินดิจิตอล |
8 | ch2_iout | โอ | เอาต์พุต DAC จริงสิ้นสุดลงใน AVDD |
9 | ch2_iout | โอ | เอาท์พุท DAC เสริมสิ้นสุดลงใน AVDD |
13 | ch3_iout | โอ | เอาต์พุต DAC จริงสิ้นสุดลงใน AVDD |
14 | ch3_iout | โอ | เอาท์พุท DAC เสริมสิ้นสุดลงใน AVDD |
17 | dac_rset | ฉัน | สร้างกระแสอ้างอิงสำหรับ DAC ทั้งหมดตัวต้านทาน 1.91 kΩ (เล็กน้อย) เชื่อมต่อจาก PIN 17 ถึง AGND |
22 | ref_clk | ฉัน | นาฬิกาอ้างอิงเสริม/อินพุตออสซิลเลเตอร์เมื่อ ref_clk ทำงานในโหมดปลายเดี่ยวพินนี้ควรจะถูกแยกออกเป็น avdd หรือ agnd ด้วยตัวเก็บประจุ 0.1 µF |
23 | ref_clk | ฉัน | นาฬิกาอ้างอิง/อินพุตออสซิลเลเตอร์เมื่อ ref_clk ทำงานในโหมดปลายเดี่ยวนี่คืออินพุตดูส่วนโหมดการทำงานสำหรับการกำหนดค่านาฬิกาอ้างอิง |
หมายเลขพิน | ของช่วยในการจำ | I/O | คำอธิบาย |
24 | clk_mode_sel | ฉัน | พินควบคุมสำหรับส่วนออสซิลเลเตอร์ข้อควรระวัง: อย่าขับพินนี้เกิน 1.8Vเมื่อสูง (1.8V) ส่วนออสซิลเลเตอร์จะเปิดใช้งานเพื่อรับคริสตัลเป็นแหล่ง ref_clkเมื่อต่ำส่วนออสซิลเลเตอร์จะถูกข้าม |
27 | loop_filter | ฉัน | เชื่อมต่อกับเครือข่ายการชดเชยศูนย์ภายนอกของตัวกรองลูป PLLโดยทั่วไปแล้วเครือข่ายจะประกอบด้วยตัวต้านทาน0Ωในซีรีย์ที่มีตัวเก็บประจุ 680pF เชื่อมโยงกับ AVDD |
29 | ch0_iout | โอ | เอาท์พุท DAC เสริมสิ้นสุดลงใน AVDD |
30 | ch0_iout | โอ | เอาต์พุต DAC จริงสิ้นสุดลงใน AVDD |
35 | ch1_iout | โอ | เอาท์พุท DAC เสริมสิ้นสุดลงใน AVDD |
36 | ch1_iout | โอ | เอาต์พุต DAC จริงสิ้นสุดลงใน AVDD |
40 ถึง 43 | P0 ถึง P3 | ฉัน | หมุดข้อมูลที่ใช้สำหรับการมอดูเลต (FSK, PSK, ASK) เพื่อเริ่ม/หยุดการสะสมของการกวาดหรือใช้เพื่อเพิ่มขึ้น/ลาดลงแอมพลิจูดเอาท์พุทข้อมูลเป็นแบบซิงโครนัสกับ sync_clk (พิน 54)อินพุตข้อมูลจะต้องตรงตามข้อกำหนดการตั้งค่าและค้างไว้เวลาของ SYNC_CLKฟังก์ชั่นของพินเหล่านี้ถูกควบคุมโดยบิตการกำหนดค่าพินโปรไฟล์ (PPC) บิต (FR1 [14:12]) |
46 | i/o_update | ฉัน | ขอบที่เพิ่มขึ้นถ่ายโอนข้อมูลจากบัฟเฟอร์พอร์ต I/O อนุกรมไปยังการลงทะเบียนที่ใช้งานอยู่I/O_UPDATE เป็นซิงโครนัสกับ SYNC_CLK (PIN 54)I/O_UPDATE จะต้องเป็นไปตามข้อกำหนดการตั้งค่าและเวลาค้างไว้ของ SYNC_CLK เพื่อรับประกันความล่าช้าไปป์ไลน์คงที่ของข้อมูลไปยังเอาต์พุต DAC;มิฉะนั้นจะมีระยะเวลา± 1 sync_clk ของความไม่แน่นอนไปป์ไลน์ความกว้างของพัลส์ขั้นต่ำคือช่วงเวลาหนึ่ง SYNC_CLK |
47 | CS \ | ฉัน | เลือกชิปต่ำที่ใช้งานอยู่อนุญาตให้อุปกรณ์หลายเครื่องแบ่งปัน I/O Bus (SPI) ทั่วไป |
48 | SCLK | ฉัน | นาฬิกาข้อมูลอนุกรมสำหรับการดำเนินการ I/Oบิตข้อมูลถูกเขียนขึ้นที่ขอบที่เพิ่มขึ้นของ SCLK และอ่านที่ขอบที่ตกลงมาของ SCLK |
49 | dvdd_i/o | ฉัน | แหล่งจ่ายไฟดิจิตอล 3.3V สำหรับพอร์ต SPI และ Digital I/O |
50 | SDIO_0 | I/O | Data Pin SDIO_0 อุทิศให้กับพอร์ตอนุกรม I/O เท่านั้น |
51, 52 | SDIO_1, SDIO_2 | I/O | Data Pin SDIO_1 และ Data PIN SDIO_2 สามารถใช้สำหรับพอร์ต I/O อนุกรมหรือใช้เพื่อเริ่มต้นทางลาด/ทางลาด (RU/RD) ของแอมพลิจูดเอาต์พุต DAC |
53 | SDIO_3 | I/O | Data Pin SDIO_3 สามารถใช้สำหรับพอร์ต I/O อนุกรมหรือเพื่อเริ่มต้น Ramp-Up/Ramp-Down (RU/RD) ของแอมพลิจูดเอาท์พุท DACในโหมดเดี่ยวหรือ 2 บิต SDIO_3 ใช้สำหรับ SYNC_I/Oหากไม่ได้ใช้ฟังก์ชั่น SYNC_I/O ให้ผูกเข้ากับกราวด์หรือตรรกะ 0 อย่าปล่อยให้ SDIO_3 ลอยอยู่ในโหมดบิตเดี่ยวหรือ 2 บิต |
54 | sync_clk | โอ | SYNC_CLK ทำงานที่หนึ่งในสี่อัตรานาฬิการะบบมันสามารถปิดใช้งานได้I/O_UPDATE หรือข้อมูล (PIN 40 ถึง PIN 43) เป็นซิงโครนัสกับ SYNC_CLKในการรับประกันความล่าช้าไปป์ไลน์คงที่ของข้อมูลไปยังเอาท์พุท DAC, I/O_UPDATE หรือข้อมูล (PIN 40 ถึง PIN 43) จะต้องตรงตามข้อกำหนดการตั้งค่าและเวลาค้างไว้ที่ขอบที่เพิ่มขึ้นของ SYNC_CLK;มิฉะนั้น± 1 sync_clk ระยะเวลาของความไม่แน่นอนเกิดขึ้น |
ข้อมูลจำเพาะทางเทคนิคแอตทริบิวต์พารามิเตอร์และส่วนที่เทียบเคียงได้สำหรับ ANALOG Devices Inc. AD9959BCPZ
พิมพ์ | พารามิเตอร์ |
สถานะวงจรชีวิต | |
เวลานำโรงงาน | 8 สัปดาห์ |
ติดต่อชุบ | ดีบุก |
ติดตั้ง | ติดตั้งพื้นผิว |
ประเภทการติดตั้ง | ติดตั้งพื้นผิว |
แพ็คเกจ / เคส | 56-VFQFN ที่เปิดเผย Pad, CSP |
จำนวนพิน | 56 |
อุณหภูมิการทำงาน | -40 ° C ถึง 85 ° C |
การบรรจุหีบห่อ | ถาด |
รหัส JESD-609 | E3 |
รหัส pbfree | เลขที่ |
สถานะชิ้นส่วน | คล่องแคล่ว |
ระดับความไวต่อความชื้น (MSL) | 3 (168 ชั่วโมง) |
จำนวนการยุติ | 56 |
การเลิก | SMD/SMT |
รหัส ECCN | หู 99 |
คุณสมบัติเพิ่มเติม | ยังต้องมีการจัดหา 3.3V |
การกระจายพลังงานสูงสุด | 680MW |
แรงดันไฟฟ้า - อุปทาน | 1.71V ถึง 1.96V |
ตำแหน่งเทอร์มินัล | รูปสี่เหลี่ยม |
รูปแบบเทอร์มินัล | ไม่มีตะกั่ว |
อุณหภูมิรีดคืนสูงสุด (° C) | 260 |
แรงดันไฟฟ้า | 1.8V |
สนามเทอร์มินัล | 0.5 มม. |
ความถี่ | 500MHz |
Time @ peak reflow temp (s) | 30 |
หมายเลขชิ้นส่วนฐาน | Ad9959 |
จำนวนพิน | 56 |
สถานะคุณสมบัติ | ไม่ผ่านการคัดเลือก |
แรงดันไฟฟ้า | 1.8V |
ส่วนต่อประสาน | เป็นลำดับ |
กระแสการดำเนินงานปัจจุบัน | 180ma |
แหล่งจ่ายไฟเล็กน้อย | 160ma |
กระแสไฟสูงสุด | 185ma |
ประเภท UPS/UCS/อุปกรณ์ต่อพ่วง ICS | |
จำนวนบิต | 10 |
อัตราการสุ่มตัวอย่าง | 500 msps |
การสแกนขอบเขต | เลขที่ |
โหมดพลังงานต่ำ | ใช่ |
อัตราการแปลง | 500 msps |
จำนวนตัวแปลง D/A | 4 |
ความละเอียด (บิต) | 10 b |
การปรับความกว้างคำ (บิต) | 32 b |
ความสูง | 830μm |
ความยาว | 8 มม. |
ความกว้าง | 8 มม. |
ไปถึง SVHC | ไม่มี SVHC |
สถานะ ROHS | Rohs3 เป็นไปตามมาตรฐาน |
นำฟรี | มีตะกั่ว |
AD9959 ให้ช่องทาง Direct Digital Synthesizer (DDS) แบบซิงโครไนซ์สี่ช่องซึ่งทำงานได้สูงสุด 500 mSpsสิ่งนี้ช่วยให้คุณสร้างสัญญาณที่แม่นยำในหลายช่องทางในขณะที่ยังคงรักษาซิงโครไนซ์ซึ่งมีประโยชน์อย่างยิ่งเมื่อทำงานในโครงการที่ต้องใช้เอาต์พุตหลายรายการทำงานร่วมกันอย่างราบรื่น
ช่อง DDS ทั้งสี่ช่องแต่ละช่องมีการควบคุมความถี่เฟสและแอมพลิจูดที่เป็นอิสระสิ่งนี้ช่วยให้คุณปรับแต่งแต่ละช่องให้เหมาะกับความต้องการที่แตกต่างกันทำให้คุณมีความยืดหยุ่นในการจัดการพารามิเตอร์สัญญาณต่างๆ
AD9959 ทำให้มั่นใจได้ว่าการเปลี่ยนแปลงความถี่เฟสและแอมพลิจูดจะถูกซิงโครไนซ์ข้ามช่องทางซึ่งหมายความว่าเมื่อคุณปรับพารามิเตอร์หนึ่งการเปลี่ยนแปลงจะเกิดขึ้นพร้อมกันในทุกช่องทางช่วยให้คุณรักษาเอาต์พุตที่สอดคล้องกันโดยไม่ต้องล่าช้า
ด้วยการแยกช่องทางไปยังช่องทางมากกว่า 65 เดซิเบล AD9959 จะช่วยลดการรบกวนระหว่างช่องทางสิ่งนี้ทำให้มั่นใจได้ว่าสัญญาณที่สร้างขึ้นในแต่ละช่องนั้นสะอาดและชัดเจนให้ประสิทธิภาพที่มีคุณภาพสูงขึ้นในการออกแบบของคุณ
AD9959 รองรับความถี่เชิงเส้นเฟสและแอมพลิจูดคุณลักษณะนี้ช่วยให้คุณสามารถเปลี่ยนค่าได้อย่างราบรื่นระหว่างค่าทำให้ง่ายต่อการสร้างสัญญาณที่ค่อยๆเปลี่ยนไปตามกาลเวลาซึ่งอาจเป็นประโยชน์สำหรับการทดสอบและการสอบเทียบ
อุปกรณ์สามารถจัดการการมอดูเลตสูงสุด 16 ระดับสำหรับความถี่เฟสหรือแอมพลิจูดความยืดหยุ่นในระดับนี้ช่วยให้คุณสามารถใช้แผนการมอดูเลตที่หลากหลายตั้งแต่ง่ายไปจนถึงความซับซ้อนขึ้นอยู่กับความต้องการโครงการของคุณ
แต่ละช่องมาพร้อมกับ DAC แบบ 10 บิตแบบรวมของตัวเองช่วยให้คุณสามารถแปลงสัญญาณดิจิตอลเป็นเอาต์พุตอะนาล็อกได้อย่างแม่นยำสิ่งนี้ทำให้ AD9959 เป็นตัวเลือกที่ยอดเยี่ยมเมื่อคุณต้องการการสร้างสัญญาณอะนาล็อกที่แม่นยำในรูปแบบกะทัดรัด
คุณสามารถตั้งโปรแกรมกระแสเต็มรูปแบบสำหรับ DAC แต่ละตัวแยกกันซึ่งช่วยให้คุณควบคุมกำลังขับของแต่ละช่องการปรับแต่งระดับนี้ช่วยให้คุณสามารถเพิ่มประสิทธิภาพระดับพลังงานสำหรับช่องทางที่แตกต่างกันตามข้อกำหนดเฉพาะของคุณ
AD9959 มีความละเอียดการปรับจูน 0.12 Hz หรือดีกว่าให้การควบคุมที่แม่นยำเกี่ยวกับความถี่ของสัญญาณที่คุณสร้างขึ้นความแม่นยำในระดับนี้มีประโยชน์เมื่อทำงานกับแอปพลิเคชันที่การปรับความถี่เล็กน้อยสร้างความแตกต่างอย่างมาก
ด้วยความละเอียดชดเชยระยะ 14 บิต AD9959 ช่วยให้คุณปรับแต่งเฟสของแต่ละช่องคุณลักษณะนี้มีประโยชน์เมื่อคุณต้องการการปรับเฟสที่แน่นอนระหว่างสัญญาณเช่นเมื่อจัดตำแหน่งหลายสัญญาณในระบบอาเรย์แบบเฟส
AD9959 ให้ความละเอียดการปรับขนาดแอมพลิจูดแบบเอาท์พุท 10 บิตสิ่งนี้ช่วยให้คุณสามารถปรับแอมพลิจูดเอาต์พุตด้วยความแม่นยำสูงทำให้คุณมีความยืดหยุ่นในการควบคุมความแรงของสัญญาณได้อย่างแม่นยำยิ่งขึ้น
อินเทอร์เฟซพอร์ต I/O แบบอนุกรม (SPI) เสนอปริมาณงานที่ได้รับการปรับปรุงให้คุณถ่ายโอนข้อมูลได้อย่างรวดเร็วและมีประสิทธิภาพระหว่างอุปกรณ์และระบบของคุณสิ่งนี้จะเพิ่มความเร็วในการสื่อสารซึ่งมีประโยชน์ในแอปพลิเคชันที่รวดเร็ว
AD9959 มีทั้งตัวเลือกซอฟต์แวร์และฮาร์ดแวร์สำหรับการเปิดเครื่องทำให้คุณควบคุมวิธีการประหยัดพลังงานได้อย่างไรคุณสมบัตินี้มีประโยชน์อย่างยิ่งในการออกแบบที่ใส่ใจพลังงานซึ่งประสิทธิภาพการใช้พลังงานเป็นสิ่งสำคัญ
อุปกรณ์ทำงานด้วยระบบการจัดหาคู่: 1.8 V สำหรับ DDS Core และ 3.3 V สำหรับ Serial I/Oการกำหนดค่านี้ช่วยให้ประสิทธิภาพสมดุลกับความต้องการพลังงานทำให้สามารถปรับให้เข้ากับสภาพแวดล้อมการออกแบบที่หลากหลาย
AD9959 รองรับการซิงโครไนซ์ในหลาย ๆ อุปกรณ์ช่วยให้คุณสามารถขยายการออกแบบของคุณด้วยหน่วยเพิ่มเติมในขณะที่รักษาเวลาที่แม่นยำระหว่างพวกเขาสิ่งนี้ทำให้ง่ายต่อการขยายโครงการของคุณโดยไม่สูญเสียการซิงโครไนซ์
ด้วยตัวคูณ RefCLK ที่เลือกได้ตั้งแต่ 4 ×ถึง 20 × AD9959 นำเสนอความยืดหยุ่นในตัวเลือกการตอกบัตรช่วยให้คุณเลือกการตั้งค่าที่ดีที่สุดสำหรับการออกแบบของคุณ
อุปกรณ์ดังกล่าวรวมถึง roscillator refclk crystal ในตัวซึ่งทำให้กระบวนการออกแบบของคุณง่ายขึ้นโดยการลดความต้องการส่วนประกอบภายนอกทำให้ง่ายต่อการจัดการเวลาภายในระบบ
AD9959 มาในแพ็คเกจ LFCSP 56-lead ซึ่งให้ตัวเลือกขนาดกะทัดรัดและประหยัดพื้นที่สำหรับการรวมช่อง DDS หลายช่องเข้ากับการออกแบบของคุณปัจจัยขนาดเล็กนี้เหมาะอย่างยิ่งเมื่อคุณต้องการฟังก์ชั่นสูงโดยไม่ต้องใช้พื้นที่บอร์ดมากเกินไป
AD9959 เหมาะสำหรับการใช้งานในออสซิลเลเตอร์ท้องถิ่นที่คล่องตัวให้การควบคุมที่แม่นยำเกี่ยวกับความถี่เฟสและแอมพลิจูดสิ่งนี้ทำให้เป็นตัวเลือกที่ยอดเยี่ยมเมื่อคุณต้องการการสร้างสัญญาณที่ยืดหยุ่นและปรับได้ในระบบวิทยุหรืออุปกรณ์สื่อสารอื่น ๆ
ในเรดาร์อาร์เรย์และระบบโซนาร์การซิงโครไนซ์ที่แม่นยำของช่องสัญญาณหลายช่องเป็นสิ่งสำคัญความสามารถของ AD9959 ในการจัดการการควบคุมและการซิงโครไนซ์ที่เป็นอิสระในหลายช่องทางทำให้เหมาะอย่างยิ่งสำหรับแอปพลิเคชันเหล่านี้ทำให้มั่นใจได้ว่าการประมวลผลสัญญาณและเวลาที่แม่นยำ
AD9959 สามารถใช้ในเครื่องมือวัดประเภทต่าง ๆ โดยเฉพาะในอุปกรณ์ที่ต้องการการสร้างสัญญาณและการควบคุมที่แม่นยำไม่ว่าจะเป็นสำหรับการทดสอบการวัดหรือระบบสอบเทียบความยืดหยุ่นของอุปกรณ์ในการปรับความถี่เฟสและแอมพลิจูดจะเพิ่มความสามารถในการออกแบบของคุณ
สำหรับโครงการที่ต้องการการตอกบัตรที่ซิงโครไนซ์ในหลายช่องทาง AD9959 นำเสนอทางออกที่ยอดเยี่ยมคุณสมบัติการซิงโครไนซ์ในตัวช่วยให้คุณรักษาเวลาที่แน่นอนระหว่างช่องทางทำให้เหมาะสำหรับระบบที่ความแม่นยำของเวลามีความสำคัญ
AD9959 สามารถทำหน้าที่เป็นแหล่ง RF สำหรับตัวกรอง ACOUSTO-OPTIC ที่ปรับได้ (AOTF) ให้การสร้างสัญญาณที่เชื่อถือได้และแม่นยำสำหรับระบบออพติคอลเหล่านี้ความยืดหยุ่นในการควบคุมความถี่และแอมพลิจูดช่วยให้สามารถตอบสนองความต้องการของแอพพลิเคชั่นพิเศษดังกล่าว
อุปกรณ์อะนาล็อกเป็น บริษัท ชั้นนำในการสร้างวงจรแบบบูรณาการตั้งแต่ปีพ. ศ. 2508 บริษัท มีความเชี่ยวชาญในการออกแบบและผลิตวงจรที่ช่วยแปลงสภาพและสัญญาณกระบวนการจากโลกแห่งความเป็นจริงเช่นอุณหภูมิเสียงและการเคลื่อนไหว - สัญญาณไฟฟ้าวงจรเหล่านี้ใช้ในระบบอิเล็กทรอนิกส์ที่หลากหลายทั่วโลก
AD9959 มีแกนซินธิไซเซอร์ดิจิตอลโดยตรง (DDS) สี่แกนแต่ละตัวช่วยให้การควบคุมความถี่เฟสและแอมพลิจูดอย่างอิสระในช่องทางที่เกี่ยวข้องความยืดหยุ่นนี้สามารถช่วยให้คุณปรับสมดุลความไม่สอดคล้องใด ๆ ในสัญญาณที่เกิดจากกระบวนการอะนาล็อกเช่นการกรองการขยายหรือความแตกต่างของเค้าโครงบน PCB
AD9959 สามารถปรับความถี่เฟสหรือแอมพลิจูด (โดยใช้ FSK, PSK หรือถามการมอดูเลต) ด้วยระดับที่แตกต่างกันมากถึง 16 ระดับคุณควบคุมการมอดูเลตนี้โดยใช้สัญญาณกับพินโปรไฟล์ซึ่งช่วยให้ชิปสามารถสลับระหว่างระดับการมอดูเลตที่แตกต่างกันได้ตามต้องการ
กรุณาส่งคำถามเราจะตอบกลับทันที
บน 24/10/2024
บน 24/10/2024
บน 01/01/1970 2925
บน 01/01/1970 2484
บน 01/01/1970 2075
บน 08/11/0400 1864
บน 01/01/1970 1757
บน 01/01/1970 1706
บน 01/01/1970 1649
บน 01/01/1970 1536
บน 01/01/1970 1528
บน 01/01/1970 1497